Espace membre

Cet espace est dédié aux étudiants, aux enseignants et au personnel administratif de l'école

Valider

Mot de passe oublié?

Evènements et manifestations

26/11/2013

Soutenance de thèse de doctorat de Malek NAOUES


La soutenance de thèse de doctorat de Malek NAOUES aura lieu mercredi le 26 Novembre 2013, à Sup’Com


Intitulé :  

Présentée par : Malek NAOUES 




Jury


Président :

Prof. Sami TABBANE

Professeur à Sup’Com, Tunis

 

Examinateurs :

Prof. Bertrand GRANDO

Professeur à l’UPMC, Paris

 

Prof. Mohamed ABID

Professeur à l’ENIS, Sfax

 

Prof. Jacques PALICOT

Professeur à Supélec, Rennes

 

Directeur de thèse :

Prof. Adel GHAZEL

Professeur à Sup’Com, Tunis

 

Prof. Yves LOUET

Professeur à Supélec, Rennes

 
Invités : Dr. Dominique NOGUET Expert senior au CEA-LETI, Grenoble
  Dr. Khaled GRATI Maître assistant à Sup’Com, Tunis

Résumé


Le travail de recherche présenté propose une approche de conception qui a pour objectif de permettre le déploiement d’applications reconfigurables sur une plateforme matérielle hétérogène basée sur des opérateurs communs. Nous définissons dans cette thèse le management des opérateurs communs et nous étudions l’implémentation des opérateurs en se basant essentiellement sur des évaluations de complexité pour quelques standards utilisant la modulation OFDM. Nous montrons que les algorithmes de FFT et décodage de canal sont des traitements lourds en terme de calcul. Donc, nous nous concentrons sur la définition d’une technique de gestion efficace des ressources entre ces familles d’algorithmes en définissant une nouvelle structure matérielle d’un opérateur commun FFT/Viterbi. Nous proposons ainsi une architecture d’un processeur commun permettant la gestion efficace des ressources matérielles entre les algorithmes FFT et décodage de Viterbi. L’architecture, que nous avons proposé et implémenté sur FPGA, permet d’adapter le nombre d’opérateurs communs alloués à chaque algorithme et donc permet l’accélération des traitements.


Les résultats des implémentations montrent que l’utilisation de cette architecture commune offre des gains en complexité pouvant atteindre 30% dans les configurations testées par rapport à une implémentation classique avec une réduction importante de l’occupation mémoire due au partage de la mémoire entre les algorithmes. Ainsi, notre approche permet de profiter du partage des ressources et de parallélisme des traitements, non seulement pour ajouter de la flexibilité au design, mais aussi pour diminuer la complexité et la surface des circuits.



Mots clés


Radio reconfigurable ; Paramétrisation ; Opérateurs communs ; FFT ; Décodage de Viterbi